Повна схема суматора та його побудова

У попередньому навчальному посібнику з побудови схеми половинного суматора ми бачили, як комп’ютер використовує однобітові двійкові числа 0 та 1 для додавання та створює SUM та Carry out. Сьогодні ми дізнаємося про побудову схеми повного зсуву.

Ось коротка ідея про двійкові суматори. В основному є два типи Adder: Half Adder і Full Adder. У половину суматора ми можемо додати 2-бітові двійкові числа, але ми не можемо додати біт перенесення в половину суматора разом з двома двійковими числами. Але в схемі повного збору ми можемо додати біт перенесення разом із двома двійковими числами. Ми також можемо додати двійкові числа кількох бітів, каскадуючи повні схеми суматора, що ми побачимо далі в цьому підручнику. Ми також використовуємо IC 74LS283N, щоб практично продемонструвати схему повного додавання.

Повна схема додавання:

Отже, ми знаємо, що схема напівзбірника має головний недолік, тому що ми не маємо можливості надати біт „Внести” для додавання. У випадку побудови повного суматора, ми можемо фактично здійснити перенесення входу в схему і могли б додати його з іншими двома входами A і B. Отже, у випадку з ланцюгом повного додавання ми маємо три входи A, B і Carry In, і ми отримає кінцевий результат SUM і виконати. Отже, A + B + CARRY IN = SUM і CARRY OUT.

Відповідно до математики, якщо ми додамо два половинні числа, ми отримаємо повне число, те саме відбувається тут при побудові схеми повного суматора. Ми додаємо два наполовину схеми суматора з додатковим додаванням засувки АБО і отримуємо повну схему повного суматора.

Повна конструкція ланцюга додавання:

Давайте подивимося блок-схему,

Повна схема суматораконструкція показана на наведеній вище блок-схемі, де дві половини схеми суматора додані разом із затвором АБО. Перша половина схеми суматора знаходиться зліва, ми даємо два однобітові двійкові входи A і B. Як видно з попереднього підручника підсумовувача, вона видасть два виходи, SUM і Carry out. Вихідний сигнал SUM першої половини суматора додатково подається на вхід другої половини схеми суматора. Ми забезпечили передачу біта через інший вхід ланцюга другої половини порядку. Знову ж це забезпечить SUM out і Carry out bit. Цей висновок SUM є кінцевим виходом схеми повного суматора. З іншого боку, ланцюг виведення з першої половини суматора та ланцюг виведення з другої суми додатково надається в логічний затвор АБО. Після логіки АБО двох виходів Carry ми отримуємо остаточне виконання схеми повного суматора.

Остаточне виконання являє собою найбільш значущий біт або MSB.

Якщо ми бачимо фактичну схему всередині повного суматора, ми побачимо два Половину суматора, що використовують XOR gate та AND gate з додатковим OR gate.

На зображенні вище замість блок-схеми відображаються фактичні символи. У попередньому підручнику з напівсуматора ми бачили таблицю істинності двох логічних шлюзів, яка має два варіанти введення, XOR та AND шлюзи. Тут в схему додається додатковий затвор, АБО затвор.

Ви можете дізнатись більше про Логічні ворота тут.

Таблиця істини в схемі повного збору:

Оскільки схема повного суматора має справу з трьома входами, таблиця Правда також оновлена ​​з трьома вхідними стовпцями та двома вихідними стовпцями.

Внести	Вхід A	Вхід B	СУММА	Провести
0	0	0	0	0
0	1	0	1	0
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	0	1
1	0	1	0	1
1	1	1	1	1

Ми також можемо висловити повну конструкцію схеми суматора в булевому виразі.

Для випадку SUM ми спочатку XOR вводимо A і B, потім знову XOR вихід з Carry in. Отже, сума є (A XOR B) XOR C.

Ми також можемо виразити це за допомогою (A ⊕ B) ⊕ Внести.

Тепер для Виконання це A І B АБО Провести (A XOR B), який далі представлений AB + (A ⊕ B).

Каскадні схеми суматора

На даний момент ми описали побудову однобітової схеми суматора з логічними затворами. Але що, якщо ми хочемо додати два більше ніж одна бітові числа?

Ось перевага повного схеми суматора. Ми можемо каскадувати однобітові схеми повного суматора і можемо додати два багатобітові двійкові числа. Цей тип каскадної схеми повного суматора називається ланцюгом Ripple Carry Adder.

У разі схеми Ripple Carry Adder, Виконання з кожного повного суматора - це Перенесення наступної найбільш значущої схеми суматора. Коли біт Carry переходить у наступний етап, він називається ланцюгом Ripple Carry Adder. Переносний біт розім’ятий зліва направо (LSB на MSB).

У наведеній вище блок-схемі ми додаємо два трибітових двійкових числа. Ми бачимо, що три схеми повного суматора каскадно поєднані. Ці три схеми повного суматора видають кінцевий результат SUM, який отримують ці три сумарні виходи з трьох окремих половинних схем суматора. Виконання безпосередньо підключено до наступної значущої схеми суматора. Після схеми остаточного суматора, Виконання надають кінцевий біт виведення.

Цей тип ланцюга також має обмеження. Коли ми спробуємо додати великі числа, це спричинить небажану затримку. Ця затримка називається затримкою поширення. Під час додавання двох 32-бітових або 64-бітових чисел, виконати біт, який є кінцевим вихідним MSB, чекайте змін у попередніх логічних шлюзах.

Щоб подолати цю ситуацію, потрібна дуже висока тактова частота. Однак цю проблему можна вирішити, використовуючи двійковий ланцюг суматора на винос, де паралельний суматор використовується для створення біта перенесення з входу A і B.

Практична демонстрація схеми повного додавання:

Ми використаємо повний логічний чіп суматора і додамо 4 бітові двійкові числа, використовуючи його. Ми будемо використовувати 4-бітову схему двійкового суматора TTL, використовуючи IC 74LS283N.

Використані компоненти

1. 4-контактні занурювальні вимикачі 2 шт
2. Червоні світлодіоди 4шт
3. 1шт зелений світлодіод
4. 8шт резистори 4.7k
5. 74LS283N
6. 5 шт 1k резистори
7. Макет
8. Підключення проводів
9. Адаптер 5 В

На зображенні вище показано 74LS283N. 74LS283N - це 4-бітний чіп TTL із повним суматором з функцією перегляду вперед. Схема штифтів показана на схемі нижче.

Контакт 16 і контакт 8 - це VCC і заземлення відповідно, Pin 5, 3, 14 і 12 - це перше 4-бітове число (P), де Pin 5 - це MSB, а контакт 12 - LSB. З іншого боку, Pin 6, 2, 15, 11 є другим 4-бітовим числом, де Pin 6 - це MSB, а pin 11 - LSB. Висновки 4, 1, 13 і 10 - це вихід SUM. Контакт 4 - це MSB, а контакт 10 - LSB, коли немає виконання.

4.7k резистори використовуються у всіх вхідних штифтах для забезпечення логіки 0, коли DIP-перемикач знаходиться в стані OFF. Завдяки резистору ми можемо легко перейти від логіки 1 (двійковий біт 1) до логіки 0 (двійковий біт 0). Ми використовуємо джерело живлення 5 В. Коли DIP-перемикачі увімкнені, вхідні штифти замикаються на 5 В; ми використовували червоні світлодіоди для подання бітів SUM та зелений світлодіод для виконання біта.

Також перевірте демонстраційне відео нижче, де ми показали додавання двох 4-бітових двійкових чисел.