Jk фліп

Термін цифровий в електроніці представляє генерацію, обробку або збереження даних у вигляді двох станів. Два стани можуть бути представлені як HIGH або LOW, позитивні чи непозитивні, встановлені або скинуті, що в кінцевому підсумку є двійковим. Найвище - 1, а низьке - 0, а отже, цифрова технологія виражається як серії 0 і 1. Прикладом є 011010, в якому кожен термін представляє окремий стан. Таким чином, цей процес фіксації в апаратних засобах здійснюється з допомогою певних компонентів, таких як засувки або шльопанці, мультиплексор, демультиплексор, шифратори, декодери і т.д. в сукупності називаються послідовними логічними схемами.

Отже, ми поговоримо про тригери, які також називаються засувками. Засувки також можна розуміти як бістабільний мультивібратор як два стабільних стану. Як правило, ці схеми фіксації можуть бути як активними-високими, так і активними-низькими, і вони можуть запускатися сигналами HIGH або LOW відповідно.

Типовими типами тригерів є,

1. RS тригер (RESET-SET)
2. D Триггер (дані)
3. JK В'єтнамка (Джек-Кілбі)
4. T тригер (перемикання)

Із вищезазначених типів лише шльопанці JK та D доступні в інтегрованій формі ІС, а також широко використовуються у більшості додатків. У цій статті ми поговоримо про JK Flip Flop.

Фліп-флоп JK:

Назва JK flip-flop названо від винахідника Джека Кілбі з Texas Instruments. Завдяки своїй універсальності вони доступні у вигляді IC-пакетів. Основними додатками тригера JK є регістри Shift, регістри зберігання, лічильники та схеми управління. Незважаючи на просту проводку тригера типу D, тригер JK має перемикаючий характер. Це стало додатковою перевагою. Отже, вони в основному використовуються в лічильниках та генерації ШІМ тощо. Тут ми використовуємо ворота NAND для демонстрації тригера JK

Коли тактовий сигнал НИЗКИЙ, вхід ніколи не впливає на вихідний стан. Годинник повинен бути високим, щоб входи активувались. Таким чином, JK тригер - це керована Bi-стабільна засувка, де тактовий сигнал є контрольним сигналом. Таким чином, вихід має два стабільні стани на основі входів, які були розглянуті нижче.

Таблиця правди JK Flip Flop:

Годинник	ВХІД	ВИХІД
СКИНУТИ	J	К	Питання	Q '
X	НИЗЬКИЙ	X	X	0	1
ВИСОКО	ВИСОКО	0	0	Без змін
ВИСОКО	ВИСОКО	0	1	0	1
ВИСОКО	ВИСОКО	1	0	1	0
ВИСОКО	ВИСОКО	1	1	Перемкнути
НИЗЬКИЙ	ВИСОКО	X	X	Без змін
ВИСОКО	ВИСОКО	X	X	Без змін
ВИСОКО	ВИСОКО	X	X	Без змін

J (Джек) і K (Кілбі) - це вхідні стани для тригера JK. Q і Q 'представляють вихідні стани тригера. Згідно з таблицею, виходячи з входів, вихід змінює свій стан. Але важливо врахувати, що все це може відбуватися лише за наявності тактового сигналу. Це працює як триггер SR для безкоштовних входів, і перевага полягає в тому, що він має функцію перемикання.

Представлення JK Flip-Flop за допомогою Logic Gates:

Таким чином, порівнюючи три вхідні та два вхідні таблиці істинності воріт NAND та застосовуючи входи, як подано у таблиці істинності тригерів JK, результат можна проаналізувати. Аналіз вищезгаданої збірки як двоступеневої структури з урахуванням попереднього стану (Q ') дорівнює 0

Коли J = 1, K = 0 і CLOCK = HIGH

Вихід: Q = 1, Q '= 0. Робота правильна.

СКИДАТИ:

Контакт RESET повинен бути активним HIGH. Усі штифти стануть неактивними після НИЗЬКОГО на штифті RESET. Отже, цей штифт завжди підтягується і може бути витягнутий лише тоді, коли це потрібно.

Пакет IC:

Питання	Справжній результат
Q '	Результат компліменту
ГОДИННИК	Введення годинника
J	Введення даних 1
К	Введення даних 2
СКИНУТИ	Пряме скидання (низький рівень активованості)
GND	Земля
V КК	Напруга живлення

Використовувана мікросхема - MC74HC73A (подвійний триггер типу JK із RESET). Це 14-контактний пакет, який містить 2 індивідуальні шльопанці JK всередині. Вгорі наведена схема штифтів та відповідний опис штифтів.

Необхідні компоненти:

1. IC MC74HC73A (подвійна шльопанка JK) - 1Ні.
2. LM7805 - 1Ні.
3. Тактильний перемикач - 4Ні.
4. Акумулятор 9 В - 1 Ні.
5. Світлодіод (зелений - 1; червоний - 1)
6. Резистори (1kὨ - 4; 220kὨ -2)
7. Макет
8. Підключення проводів

JK Фліп-флоп Схема та Пояснення:

Джерело живлення мікросхеми V _DD коливається від 0 до + 7 В, і дані доступні в таблиці. Це показано на знімку нижче. Також ми використовували світлодіод на виході, джерело обмежився 5В для контролю напруги живлення та вихідної напруги постійного струму.

Ми використовували регулятор LM7805 для обмеження світлодіодної напруги.

Практична демонстрація та робота JK Flip-Flop:

Кнопки J (Data1), K (Data2), R (Reset), CLK (Clock) є входами для тригера JK. Два світлодіоди Q і Q 'представляють вихідні стани тригера. Акумулятор 9 В діє як вхід до регулятора напруги LM7805. Отже, регульований вихід 5 В використовується як подача Vcc і штифтів на мікросхему. Таким чином, для різних входів на D відповідний вихід можна побачити через світлодіоди Q і Q '.

Ці штифти J, K, CLK, як правило, розібрали і контактний R витягується. Отже, вхідний стан за замовчуванням буде НИЗКИМ на всіх штифтах, крім R, який є нормальним режимом роботи. Таким чином, початковий стан згідно з таблицею істинності такий, як показано вище. Q = 1, Q '= 0. Використовувані світлодіоди обмежені струмом, використовуючи резистор 220 Ом.

Примітка: Оскільки ГОДИННИК спрацьовує від ВИСОКОГО до НИЗЬКОГО краю, обидві кнопки введення слід натиснути і утримувати до відпускання кнопки ГОДИННИК.

Нижче ми описали різні стани JK тригера з використанням схеми макетів із мікросхемою MC74HC73A. Демонстраційне відео також наведено нижче:

Держава 1:

Годинник - ВИСОКИЙ; J - 0; К - 1; R - 1; Q - 0; Q '- 1

Для входів стану 1 КРАСНИЙ світлодіод світиться, вказуючи, що Q 'має бути ВИСОКИМ, а ЗЕЛЕНИЙ - показує Q як НИЗЬКИЙ. Роботу можна перевірити за допомогою таблиці істинності.

Примітка: R вже витягнутий, тому не потрібно натискати кнопку, щоб зробити це 1.

Стан 2: Годинник - ВИСОКИЙ; J - 1; К - 0; R - 1; Q - 1; Q '- 0

Для входів стану 2 ЗЕЛЕНИЙ світлодіод світиться, вказуючи Q на ВИСОКИЙ, а ЧЕРВОНИЙ - Q 'на LOW. Те саме можна перевірити за допомогою таблиці істинності.

Стан 3: Годинник - ВИСОКИЙ; J - 1; К - 1; R - 1; Q / Q '- Перемикання між двома станами

Для входів стану 3 ЧЕРВОНИЙ і ЗЕЛЕНИЙ світлодіоди світяться по черзі для кожного тактового імпульсу (від ВИСОКОГО до НИЗЬКОГО краю), що вказує на дію перемикання. Вихід перемикається з попереднього стану в інший стан, і цей процес продовжується для кожного тактового імпульсу.

Для першого тактового імпульсу з J = K = 1

Для другого тактового імпульсу з J = K = 1

Стан 4: Годинник - НИЗЬКИЙ; J - 0; К - 0; R - 0; Q - 0; Q '- 1

Примітка: R вже витягнуто, тому нам потрібно натиснути кнопку, щоб зробити 0.

Вихід стану 4 показує, що зміни вводу не впливають на цей стан. Вихідний червоний світлодіод світиться, вказуючи, що Q 'ВИСОКИЙ, а ЗЕЛЕНИЙ світлодіод відображає Q як НИЗКИЙ. Цей стан стабільний і залишається там до наступного годинника, а вхідні дані застосовуються до RESET як ВИСОКИЙ імпульс.

Стан 5: Решта станів не мають станів змін, під час яких вихід буде подібним до попереднього стану виводу. Зміни не впливають на вихідні стани, це можна перевірити за допомогою таблиці правди вище.

Повна робота та всі стани також продемонстровані у відео нижче.