Половина схеми суматора та її побудова

Комп’ютер використовує двійкові числа 0 і 1. Схема суматора використовує ці двійкові числа і обчислює додавання. Схема двійкового суматора може бути виконана за допомогою шлюзів EX-OR та AND. Результат підсумовування містить два елементи, перший - це SUM, а другий - Carry Out.

Коли ми використовуємо арифметичне підсумовування в нашій базі 10 математики, як додавання двох чисел

Ми додаємо кожен стовпець справа наліво, і якщо додавання більше або дорівнює 10, ми використовуємо перенесення. У першому додаванні 6 + 4 дорівнює 10. Ми записали 0 і переносимо 1 до наступного стовпця. Отже, кожне значення має зважене значення на основі його позиції стовпця.

У разі додавання двійкового числа процес однаковий. Замість двох денарних чисел тут використовуються двійкові числа. У двійковій формі ми отримуємо лише два числа - 1 або 0. Ці два числа можуть представляти SUM або CARRY або обидва. Як і в двійковій системі числення, 1 - найбільша цифра, ми виробляємо перенесення лише тоді, коли додавання дорівнює або перевищує 1 + 1, і завдяки цьому біт переносу буде переданий через наступний стовпець для додавання.

В основному є два типи Adder: Half Adder і Full Adder. У половину суматора ми можемо додати 2-бітові двійкові числа, але ми не можемо додати біт перенесення в половину суматора разом з двома двійковими числами. Але в схемі повного збору ми можемо додати біт перенесення разом із двома двійковими числами. Ми також можемо додати двійкові числа кількох бітів, каскадуючи всі схеми суматора. У цьому підручнику ми зосередимося на схемі Half Adder, а в наступному посібнику ми розглянемо схему повного додавання. Ми також використовуємо деякі мікросхеми, щоб практично продемонструвати схему Half Adder.

Половина ланцюга додавання:

Нижче наведена блок-схема напівсумика, яка вимагає лише двох входів і двох виходів.

Побачимо можливе двійкове додавання двох бітів,

1- й біт або цифра	2- й біт або цифра	Сума загальної <	Несіть
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

Першу цифру, яку ми можемо позначити як A, а другу цифру, яку ми можемо позначити як B, складаємо разом, і ми можемо бачити результат підсумовування та біт перенесення. У перших трьох рядках 0 + 0, 0 + 1 або 1+ 0 додавання дорівнює 0 або 1, але біт перенесення відсутній, але в останньому рядку ми додали 1 + 1, і він створює біт перенесення 1 разом з результат 0.

Отже, якщо ми бачимо роботу схеми суматора, нам потрібні лише два входи, і це дасть два виходи, один - результат додавання, позначений як SUM, а інший - біт CARRY OUT.

Побудова ланцюга половинного аддера:

Ми бачили блок-схему схеми Half Adder вище з двома входами A, B і двома виходами - Sum, Carry Out. Ми можемо зробити цю схему за допомогою двох основних воріт

1. 2-вхідні ворота Exclusive-OR або Ex-OR
2. 2-вхід І ворота.

2-вхідні ворота Exclusive-OR або Ex-OR

Затвор Ex-OR використовується для створення біта SUM, а шлюз AND створює біт перенесення того самого входу A і B.

Це символ двох входів EX-OR gate. A, і B - це два двійкові входи, а SUMOUT - кінцевий результат після додавання двох чисел.

Таблиця істинності воріт EX-OR -

Вхід A	Вхід B	ПІДСУМИТИ
0	0	0
0	1	1
1	0	1
1	1	0

У наведеній вище таблиці ми можемо побачити загальну суму вихідних даних шлюзу EX-OR. Коли будь-який з бітів A і B дорівнює 1, вихід затвора стає 1. У двох інших випадках, коли обидва входи дорівнюють 0 або 1, затвор Ex-OR виробляє 0 виходів. Дізнайтеся більше про ворота EX-OR тут.

2-вхідний і шлюз:

Ворота X-OR надає лише суму, і не може забезпечити біт перенесення на 1 + 1, нам потрібен інший шлюз для Carry. І ворота ідеально підходять для цього додатка.

Це основна схема двох входів І затвора. Так само, як і вхід EX-OR, він має два входи. Якщо ми введемо біти A і B у вхідні дані, це дасть вихідні дані.

Результат залежить від таблиці правдивості І воріт -

Вхід A	Вхід B	Винести результат
0	0	0
0	1	0
1	0	0
1	1	1

У наведеному вище наведена таблиця істинності І-воріт, де вона видаватиме вихідні дані лише тоді, коли обидва входи дорівнюють 1, інакше він не надасть вихід, якщо обидва входи дорівнюють 0 або будь-який з входів дорівнює 1. Дізнайтеся більше про І ворота тут.

Логічна схема Half-Adder:

Отже, логічну схему Half-Adder можна створити, об'єднавши ці два ворота і забезпечивши однаковий вхід в обидва ворота.

Це побудова полусумматора схеми, як ми можемо бачити, що два ворота об'єднані і той же вхід А і В представлені в обох воріт, і ми отримуємо вихід SUM через виключає Або ворота і Проводять біта через логічний елемент І.

Логічний вираз Половина суматор IS -

SUM = A XOR B (A + B) CARRY = A І B (AB)

Таблиця істинності схеми Half-Adder така:

Вхід A	Вхід B	SUM (XOR вихід)	КЕРІЙ (І поза)
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

Практична демонстрація схеми половинного зведення:

Ми можемо зробити схему реальною на макеті, щоб чітко зрозуміти її. Для цього ми використали два широко використовувані мікросхеми XOR та AND із серій 74 74LS86 та 74LS08.

Обидва - це ІМС затвора. 74LS86 має чотири ворота XOR всередині мікросхеми, а 74LS08 має чотири ворота AND всередині нього. Ці дві мікросхеми широко доступні, і ми зробимо схему Half-Adder, використовуючи ці дві.

Нижче наведена діаграма контактів для обох мікросхем:

Принципова схема для використання цих двох мікросхем як схеми напівсума-

Ми побудували схему в макеті і спостерігали за результатами.

У наведеній вище діаграмі схеми одного з XOR ворота від 74LS86 використовуються, а також один з логічного елемента від 74LS08 використовуються . Штирьки 1 і 2 74LS86 - це вхід затвора, а штифт 3 - вихід затвора, з іншого боку штирі 1 і 2 74LS08 - вхід І затвора, а штифт 3 - вихід затвора. Штифт No 7 обох ІС підключений до GND, а 14- ^й штифт обох ІС підключений до VCC. У нашому випадку VCC становить 5v. Ми додали два світлодіоди для ідентифікації результату. Коли на виході 1, світлодіод буде світитися.

Ми додали DIP-перемикач у схему, щоб забезпечити вхід на затвори, для біта 1 ми надаємо 5 В як вхід, а для 0 - GND через резистор 4.7k. Резистор 4.7k використовується для забезпечення 0 входів, коли перемикач знаходиться в вимкненому стані.

Демонстраційне відео наведено нижче.

Схема Half Adder використовується для додавання бітів та операцій, пов'язаних з логічним висновком у комп'ютерах. Крім того, він має головний недолік, що ми не можемо забезпечити біт перенесення в ланцюзі з входами A і B. Завдяки цьому обмеженню побудована схема повного суматора.